先进封装芯片堆叠焊接残留清洗剂合明科技分享：电子集成技术全面解析

先进封装芯片堆叠焊接残留清洗剂合明科技分享：电子集成技术全面解析

合明科技专注精密电子清洗技术20多年，是SMT贴装/DIP封装，功率半导体器件及芯片封装精密清洗工艺技术方案、产品、清洗设备提供商。精密电子清洗除焊后助焊剂、锡膏、焊膏、球焊膏、焊锡膏、锡渣等残留物。水基系列产品，精细化对应涵盖从半导体封测到PCBA组件终端，包括有水基和半水基清洗剂，碱性和中性的水基清洗剂等。具体表现在，在同等的清洗力的情况下，合明科技的兼容性较佳，兼容的材料更为广泛；在同等的兼容性下，合明科技的清洗剂清洗的锡膏种类更多.新一代芯片尺寸封装清洗剂,倒芯封装,晶圆级芯片尺寸封装,三维集成电路封装,系统级封装,细间距封装芯片清洗剂

文章来源：Suny Li SiP与先进封装技术

集成电路属于电子集成技术的一种，那么，现在的电子集成技术发展到了什么程度呢？

先进的电子集成技术可以在不到芝麻粒大小的1平方毫米内集成1亿只以上的晶体管，一个指甲盖大小的芯片上集成的晶体管数量可轻松超过100亿甚至更多，而目前地球上的总人口才不到80亿。

电子集成 (5+2) 分类法，2D集成，2D+集成，2.5D集成，3D集成，4D集成，Cavity集成，Planar集成，共七种集成方式。

电子集成技术分为三个层次，芯片上的集成，封装内的集成，PCB板级集成，其代表技术分别为SoC，SiP和PCB（也可以称为SoP或者SoB）。

芯片上的集成主要以2D为主，晶体管以平铺的形式集成于晶圆平面；同样，PCB上的集成也是以2D为主，电子元器件平铺安装在PCB表面，因此，二者都属于2D集成。

而针对于封装内的集成，情况就要复杂的多，并且业界目前对电子集成的分类还没有形成统一的共识，这也是我写这篇文章的原因之一。

理解集成的时候，人们通常通过物理结构来判断，今天，我们提出电子集成技术分类的两个重要判据：1.物理结构，2.电气连接(电气互连)。

通过这两个判据，我们将电子集成分为7类：2D集成，2D+集成，2.5D集成，3D集成，4D集成，Cavity集成，Planar集成。其中前面5类是位于基板之上，属于组装（Assembly）范畴，后面2类位于基板之内，属于基板制造（Fabrication）范畴。故此命名为（5+2）分类法。请参看下表：

2D 集成是指在基板的表面水平安装所有芯片和无源器件的集成方式。

以基板 (Substrate) 上表面的左下角为原点，基板上表面所处的平面为XY平面，基板法线为Z轴，创建坐标系。

物理结构：所有芯片和无源器件均安装在基板平面，芯片和无源器件和 XY 平面直接接触，基板上的布线和过孔均位于 XY 平面下方；电气连接：均需要通过基板（除了极少数通过键合线直接连接的键合点）。

我们最常见的2D集成技术应用于MCM、部分SiP以及PCB。

MCM（Multi Chip Module）多芯片模块是将多个裸芯片高密度安装在同一基板上构成一个完整的部件。

在传统的封装领域，所有的封装都是面向器件的，为芯片服务，起到保护芯片、尺度放大和电气连接的作用，是没有任何集成的概念的。随着MCM兴起，封装中才有了集成的概念，所以封装也发生了本质的变化，MCM将封装的概念由芯片转向模块、部件或者系统。

2D集成的SiP，其工艺路线和MCM非常相似，和MCM主要的区别在于2D集成的SiP规模比MCM大，并且能够形成独立的系统。首先制作有机基板或者高密度陶瓷基板，然后在此基础上进行封装和测试。

2D 集成示意图

此外，基于FOWLP的集成，例如INFO，虽然没有基板，也可以归结为2D集成。

2D+集成是指的传统的通过键合线连接的芯片堆叠集成。也许会有人问，芯片堆叠不就是3D吗，为什么要定义为2D+集成呢？

主要基于以下两点原因：1）3D集成目前在很大程度上特指通过3D TSV的集成，为了避免概念混淆，我们定义这种传统的芯片堆叠为2D+集成；2）虽然物理结构上是3D的，但其电气互连上均需要通过基板，即先通过键合线键合到基板，然后在基板上进行电气互连。这一点和2D集成相同，比2D集成改进的是结构上的堆叠，能够节省封装的空间，因此称之为2D+集成。

物理结构：所有芯片和无源器件均地位于XY平面上方，部分芯片不直接接触基板，基板上的布线和过孔均位于XY平面下方；电气连接：均需要通过基板（除了极少数通过键合线直接连接的键合点）。

下图所示几种集成均属于2D+集成。

2D+ 集成示意图

此外，对于PoP (Package on Package) 类的集成方式，也可以根据其物理结构和电气连接，将其归结为2D+集成。

2.5D顾名思义是介于2D和3D之间，通常是指既有2D的特点，又有部分3D的特点的一种维度，现实中并不存在2.5D这种维度。

物理结构：所有芯片和无源器件均XY平面上方，至少有部分芯片和无源器件安装在中介层上（Interposer），在XY平面的上方有中介层的布线和过孔，在XY平面的下方有基板的布线和过孔。电气连接：中介层（Interposer）可提供位于中介层上的芯片的电气连接。

2.5D集成的关键在于中介层Interposer，一般会有几种情况，1）中介层是否采用硅转接板，2）中介层是否采用TSV，3）采用其他类型的材质的转接板；在硅转接板上，我们将穿越中介层的过孔称之为TSV，对于玻璃转接板，我们称之为TGV。

硅中介层有TSV的集成是最常见的一种2.5D集成技术，芯片通常通过MicroBump和中介层相连接，作为中介层的硅基板采用Bump和基板相连，硅基板表面通过RDL布线，TSV作为硅基板上下表面电气连接的通道，这种2.5D集成适合芯片规模比较大，引脚密度高的情况，芯片一般以FlipChip形式安装在硅基板上。

有TSV的2.5D集成示意图

硅中介层无TSV的2.5D集成的结构一般如下图所示，有一颗面积较大的裸芯片直接安装在基板上，该芯片和基板的连接可以采用Bond Wire或者Flip Chip两种方式，大芯片上方由于面积较大，可以安装多个较小的裸芯片，但小芯片无法直接连接到基板，所以需要插入一块中介层（Interposer），在中介层上方安装多个裸芯片，中介层上有RDL布线，可将芯片的信号引出到中介层的边沿，然后通过Bond Wire连接到基板。这类中介层通常不需要TSV，只需要通过Interposer上表面的布线进行电气互连，Interposer采用Bond Wire和封装基板连接。

无TSV的2.5D集成示意图

现在，EDA工具对2.5D集成有了很好的支持，下图所示为Mentor (Siemens EDA) 中实现的2.5D集成设计。

Siemens EDA中实现的2.5D集成设计

3D集成和2.5D集成的主要区别在于：2.5D集成是在中介层Interposer上进行布线和打孔，而3D集成是直接在芯片上打孔（TSV）和布线（RDL），电气连接上下层芯片。

物理结构：所有芯片和无源器件均位于XY平面上方，芯片堆叠在一起，在XY平面的上方有穿过芯片的TSV，在XY平面的下方有基板的布线和过孔。电气连接：通过TSV和RDL将芯片直接电气连接。

3D集成大多数应用在同类芯片堆叠中，多个相同的芯片垂直堆叠在一起，通过穿过芯片堆叠的TSV互连，如下图所示。同类芯片集成大多应用在存储器集成中，例如DRAM Stack，FLASH Stack等。

同类芯片的3D集成示意图

不同类芯片的3D集成中，一般是将两种不同的芯片垂直堆叠，并通过TSV电气连接在一起，并和下方的基板互连，有时候需要在芯片表面制作RDL来连接上下层的TSV。

不同类芯片的3D集成示意图

现在，EDA工具对3D集成有了很好的支持，下图所示为Mentor (Siemens EDA) 中实现的3D集成设计。

Siemens EDA中实现的3D集成设计

前面介绍了2D，2D+，2.5D，3D集成，4D集成又是如何定义的呢？

在前面介绍的几种集成中，所有的芯片(Chip)，中介板（interposer）和基板（Substrate），在三维坐标系中，其Z轴均是竖直向上，即所有的基板和芯片都是平行安装的。在4D集成中，这种情况则发生了改变。

当不同基板所处的XY平面并不平行，即不同基板的Z轴方向有所偏移，我们则可定义此类集成方式为4D集成。物理结构：多块基板以非平行方式安装，每块基板上都安装有元器件，元器件安装方式多样化。电气连接：基板之间通过柔性电路或者焊接连接，基板上芯片电气连接多样化。

基于刚柔基板的4D集成示意图

气密性陶瓷4D集成示意图

4D集成定义主要是关于多块基板的方位和相互连接方式，因此在4D集成也会包含有2D，2D+，2.5D，3D的集成方式。

通过4D集成技术可以解决平行三维堆叠所无法解决的问题，提供更多、更灵活的芯片安装空间，解决大功率芯片的散热问题，以及航空航天、军工等领域应用中最主要的气密性问题。

现在，EDA工具对4D集成也有了很好的支持，如下图所示为Mentor (Siemens EDA) 中实现的4D集成设计。

Siemens EDA中实现的4D集成设计

4D集成技术提升了集成的灵活性和多样化，展望未来，在SiP的集成方式中，4D集成技术必定占有一席之地，并将成为继2D、2D+、2.5D、3D集成技术之后重要的集成技术。

从严格物理意义上来说，以现有的人类认知出发，所有的物体都是三维的， 二向箔并不存在，四维空间更待考证。为了便于区分多种不同的集成方式，我们将其分为2D、2D+、2.5D、3D，4D这5种集成方式。

Cavity腔体是在基板上开的一个孔槽，通常不会穿越所有的板层。腔体可以是开放式的，也可以是密闭在内层空间的腔体，腔体可以是单级腔体也可以是多级腔体，所谓多级腔体就是在一个腔体的内部再挖腔体，逐级缩小，如同城市中的下沉广场一样。

多级腔体示意图

埋入式腔体示意图

通过腔体结构可以提升键合线的稳定性，增强陶瓷封装的气密性，并且可以通过腔体结构双面安装元器件。

通过腔体结构提高键合线稳定性

通过腔体结构双面安装元器件

Planar集成技术也称为平面埋置技术，是通过特殊的材料制作电阻、电容、电感等平面化无源器件，并印刷在基板表面或者嵌入到基板的板层之间的一种技术。

将电阻、电容、电感等无源元件通过设计和工艺的结合，以蚀刻或印刷方法将无源元件做在基板表层或者内层，用来取代基板表面需要焊接的无源元件，从而提高有源芯片的布局空间及布线自由度，这种方法制作的电阻、电容、电感基本没有高度，不会影响基板的厚度。

通过下面一个表格，我们将电子集成技术进行汇总，通过物理结构和电气连接两大指标对7种集成技术进行分类，并通过图例查看其典型的结构。

在下面一张图中，我们将7种集成技术汇聚到了一个设计中，让它们来一个大团圆。在基板的表面从左至右分别是2D, 2D+, 2.5D, 3D, 4D五种集成，在基板内部则包含了Cavity和Planar两种集成。

今天，我们从物理结构和电气连接两大判据，总结了七种电子集成技术。

针对电子制程精密焊后清洗的不同要求，合明科技在水基清洗方面有比较丰富的经验，对于有着低表面张力、低离子残留、配合不同清洗工艺使用的情况，自主开发了较为完整的水基系列产品，精细化对应涵盖从半导体封测到PCBA组件终端，包括有水基和半水基清洗剂，碱性和中性的水基清洗剂等。具体表现在，在同等的清洗力的情况下，合明科技的兼容性较佳，兼容的材料更为广泛；在同等的兼容性下，合明科技的清洗剂清洗的锡膏种类更多（测试过的锡膏品种有ALPHA、SMIC、INDIUM、SUPER-FLEX、URA、TONGFANG、JISSYU、HANDA、OFT、WTO等品牌；测试过的焊料合金包括SAC305、SAC307、6337、925等不同成分），清洗速度更快，离子残留低、干净度更好。

合明科技摄像模组感光芯片CMOS晶片镜片清洗剂，LED芯片焊后助焊剂锡膏清洗剂、CMOS焊接后清洗剂、FPC电路板清洗剂、SMT元器件封装工艺清洗剂、微波组件助焊剂松香清洗剂、车用IGBT芯片封装水基清洗方案，SMT电子制程水基清洗全工艺解决方案,汽车用 IGBT芯片封装焊后清洗剂,IGBT芯片清洗剂,IGBT模块焊后锡膏清洗剂,IGBT功率半导体模块清洗,SMT锡膏回流焊后清洗剂,PCBA焊后水基清洗剂，系统封装CQFP器件焊后助焊剂清洗剂、SIP芯片焊后清洗剂、BMS电路板焊后清洗剂，半导体分立器件除助焊剂清洗液、半水基清洗剂、IGBT功率模块焊后锡膏水基清洗剂、PCB组件封装焊后水性环保清洗剂、SMT封装焊后清洗剂、精密电子清洗剂、半导体分立器件清洗剂、SMT焊接助焊剂清洗剂、锡嘴氧化物清洗剂、PCBA清洗剂、芯片封装焊后清洗剂、水性清洗剂、FPC清洗剂、BGA植球后清洗剂、球焊膏清洗剂、FPC电路板水基清洗剂、堆叠组装POP芯片清洗剂、油墨丝印网板水基清洗全工艺解决方案、BMS新能源汽车电池管理系统电路板制程工艺水基清洗解决方案、储能BMS电路板水基清洗剂、PCBA焊后助焊剂清洗剂、组件和基板除助焊剂中性水基清洗剂、功率电子除助焊剂水基清洗剂、功率模块/DCB、引线框架和分立器件除助焊剂水基清洗剂、封装及晶圆清洗水基清洗剂、倒装芯片水基清洗、SIP和CMOS芯片封装焊后清洗剂、SMT钢网、丝网和误印板清洗除锡膏、银浆、红胶，SMT印刷机网板底部擦拭水基清洗剂、焊接夹治具、回流焊冷凝器、过滤网、工具清洗除被焙烤后助焊剂和重油污垢清洗剂，电子组件制程水基清洗全工艺解决方案。