banner
关于合明 资讯中心

2019-10-17

SiP封装芯片清洗剂合明科技分享:SiP封装芯片清洗面临挑战和SiP封装在5G和IoT时代面临的挑战分析

发布者:合明科技Unibright ; 浏览次数:607


SiP封装芯片清洗剂合明科技分享:SiP封装芯片清洗面临挑战和SiP封装在5G和IoT时代面临的挑战分析


SiP发展趋势


从手机射频前端近几年的变化,可以看出,手机射频前端模块的集成度越来越高。可穿戴设备的集成度也越来越高。


近年来,SiP产品的市场需求正在迅猛增长,以前,SiP产品主要应用在相对较小的PCB设计和低功耗产品应用中,比如手机、数码相机和汽车电子等。


但现在,随着5G、AI和物联网部署的快速推进,SiP产品需求快速增长。比如现在的智能手机一般需要8~16个SiP产品,可穿戴产品未来会将所有功能都封装进一个SiP产品内。会上多位演讲嘉宾都提到5G手机将会需要较多的SiP产品。


智能手机中用到SiP产品的地方有音频放大器、电源管理、射频前端、触摸屏驱动器,以及WiFi和蓝牙等等。


image.png

图1:SiP产品在智能手机中的应用


SiP供应链上的玩家主要分为垂直整合系统公司,比如苹果;定制化系统公司,比如vivo;小芯片方案供应商,比如高通;以及OSAT/EMS,比如Amkor、JCET、富士康等。


但系统集成度方式其实有三种:SoC、SiP和SoB。这三种方式也各有其优缺点。

image.png

图2:系统集成的三种方式优缺点对比


SoC(System on Chip,系统级芯片)是将多种功能集成在同一芯片上。其优点显而易见,它具有比较高的集成度,较好的性能、较低的功耗和传输成本;缺点是有较高的技术门槛,开发周期(TTM)会比较长,一般需要50~60周,还有就是不够灵活和受摩尔定律的影响。


SiP是将多种功能芯片,包括处理器、存储器等功能芯片集成在一个封装内,从而实现一个基本完整的功能。其主流封装形式是BGA。优势是可以异构集成,开发周期24~29周。


SoB(System on Board)则是基于基板方式的封装。开发周期一般是12到15周。生命周期24~29周。


一般来说,对生命周期相对较长的产品来说,SoC将作为需要产品的核心;如果对产品开发周期要求高、生命周期短、面积小、灵活性高的产品,则比较倾向于使用SiP或者SoB。


比如vivo封装技术专家杨俊在系统级封装大会上就表示,目前vivo使用得较多的是SoB和SiP封装形式。


SiP面临的EDA挑战


5G射频前端对SiP的需求较大,但随着封装越来越紧凑,未来还可能需要将毫米波波段集成进去,因此SiP产品的电磁(EM)仿真变得越来越重要。也就是说SiP产品需要进行精确的3D EM仿真。


芯禾科技工程副总裁代文亮博士表示,目前没有单一的电磁场求解技术可以解决今天所有的挑战。商业电磁场仿真工具也一直在创新中,目前可以提供电磁场仿真工具的企业有芯禾科技、NI、Mentor,以及Cadence等厂商。


image.png

图3:商业电磁场仿真工具市场一览


芯禾科技可以提供的工具有IRIS、iModeler和Metis。


其中IRIS工具已经可以支持主流的代工厂工艺,包括TSMC、UMC、SMIC、Globalfoundries,以及三星等。而且已通过了多个代工厂的工艺节点认证。


image.png

图4:芯禾科技电磁仿真工具应用案例


Mentor也将其在芯片仿真领域的优势带入了SiP领域中来了,Mentor, a Siemens Business亚太区先进封装技术经理纪柏霖在演讲中表示,以前只做芯片封装时,根本不需要考虑布局布线的问题,封装也不需要另外再做仿真,但SiP产品不一样,因为不用的芯片是集成在一个基板上的,必须要考虑布局布线和仿真问题,还需要做SI/PI/EMI分析、热应力分析、LVS/DRC、可靠性分析(ESD),以及可制造性分析等等。


他重点介绍了Xpedition和Calibre 3DSTACK在SiP中的应用。


SiP面临的封装和测试挑战


SiP产品中,如果集成多个射频芯片的话,其EMI问题可能会变得难以处理。矽品精密研发中心处长蔡瀛州介绍了矽品精密的处理方法,可以在封装前加一层EMI屏蔽罩。


image.png


图5:矽品精密研发中心处长蔡瀛州在介绍矽品精密的EMI屏蔽罩解决方案


他同时介绍了不用应用场景所使用的SiP形式和发展趋势,比如云端AI和网络SiP产品常使用FCBGA、2.5D、3D和FO-MCM封装形式;边缘AI和设备常使用PoP和FC-ETS封装形式。


image.png

图6:AI新品的封装技术


高性能计算封装趋势正在从开始的FCBGA和2.5D封装形式向3D封装转换。


image.png

图7:3D SiP技术的发展趋势


而SiP的测试挑战是显而易见的,因为系统复杂度和封装集成度都增加了,而产品上市时间却缩短了。那如何缓解SiP最后一步的测试压力呢?NI给出的解决方案是增加中间段测试。


SiP与SoC测试流程中都包含晶圆代工(Foundry)与委外封测代工(OSAT),主要区别体现在OSAT段。在SiP测试的OSAT段测试中,基板(Substrate)、裸片(die)、封装等的测试会有不同的供应商来做,为了整个流程的质量控制,还会有不同的中间段测试。


image.png

图8:传统的SoC测试流程 vs SiP测试流程


通常来讲,SiP测试的方法主要有4种:


  • 传统的ATE测试,难以扩展定制;

  • In House Design Solution即定制化测试;

  • 将系统级测试软件与传统测试仪器相结合;

  • Open Architecture Platform即开放式架构平台,它既有ATE的功能,同时它又可以很容易地集成到原来的中间段测试里面。


最后一种开放式架构平台是NI亚太区业务拓展经理何为推荐的解决方案。


SiP面临的清洗设备挑战


对芯片助焊剂脏污清洗不彻底会引起较多问题,比如有机残留物引起的结晶树枝状生长会引起短路,造成器件电气性能失效;助焊剂残留会阻止环氧树脂填充,造成底部填充/塑封在芯片和基座之间产生空洞和分层,进而引起电学失效以及后期温度冲击开裂;此外,Flux具有腐蚀性后期影响。


芯片清洗过程有四个基本要素,即温度、机械作用、化学作用和时间,这四个要素缺一不可,他们相互影响且互为补充。

image.png

图9:超越摩尔定律的多样性发展途径


清洗过程中,对喷嘴的设计,流量和压力都有特定的要求。有时候单纯增加压力,并不一定能够清洗干净,比如下图中,清洗液压力越大,溅射也越大,真正清洗的液体量可能不够,从而无法清洗干净。而如果增大流量,降低压力,清洗效果可能会较好。


image.png

图10:清洗设备的喷嘴设计


结语


随着SiP产品越来越多,参与的企业越来越多,其产业链也开始变得更加完整。现在从晶圆制造、材料供应商、设备厂商、EDA工具厂商,在到测试测量厂商,以及封装厂商都开始参与到了SiP产业链当中了。在摩尔定律放缓后,SiP的应用将会推动摩尔定律继续向前发展。

文章来源于电子发烧友观察 ,作者程文智



以上一文,仅供参考!


欢迎来电咨询合明科技PCBA清洗剂、芯片封装焊后清洗剂、水性清洗剂、FPC清洗剂、BGA植球后清洗剂、球焊膏清洗剂、FPC电路板水基清洗剂、堆叠组装POP芯片清洗剂、油墨丝印网板水基清洗全工艺解决方案、BMS新能源汽车电池管理系统电路板制程工艺水基清洗解决方案、储能BMS电路板水基清洗剂、PCBA焊后助焊剂清洗剂、组件和基板除助焊剂中性水基清洗剂、功率电子除助焊剂水基清洗剂、功率模块/DCB、引线框架和分立器件除助焊剂水基清洗剂、封装及晶圆清洗水基清洗剂、倒装芯片水基清洗、SIP和CMOS芯片封装焊后清洗剂、SMT钢网、丝网和误印板清洗除锡膏、银浆、红胶,SMT印刷机网板底部擦拭水基清洗剂、焊接夹治具、回流焊冷凝器、过滤网、工具清洗除被焙烤后助焊剂和重油污垢清洗剂,电子组件制程水基清洗全工艺解决方案。


【阅读提示】

以上为合明科技在工业清洗方面的经验的累积,我们是国内自主掌握核心水基清洗技术的先创品牌,合明科技专注精密电子清洗技术20多年,是SMT贴装/DIP封装,功率半导体器件及芯片封装精密清洗工艺技术方案、产品、清洗设备提供商,也成为了IPC清洗标准主席单位。但是因为工业清洗问题内容广泛,没办法面面俱到,本文只对常见问题作分析,随着电子产业的不断更新换代,新的工艺问题也不断出现,本公司自成立以来不断追求产品的创新,做到与时俱进,熟悉各种生产复杂工艺,力争能为客户提供全方位的工业清洗解决方案。

 

【免责声明】

1. 以上文章内容仅供读者参阅,具体操作应咨询技术工程师等;

2. 内容为作者个人观点, 并不代表本网站赞同其观点和对其真实性负责,本网站只提供参考并不构成投资及应用建议。本网站上部分文章为转载,并不用于商业目的,如有涉及侵权等,请及时告知我们,我们会尽快处理。

3. 除了“转载”之文章,本网站所刊原创内容之著作权属于合明科技网站所有,未经本站之同意或授权,任何人不得以任何形式重制、转载、散布、引用、变更、播送或出版该内容之全部或局部,亦不得有其他任何违反本站著作权之行为。“转载”的文章若要转载,请先取得原文出处和作者的同意授权。

4. 本网站拥有对此声明的最终解释权。

上门试样申请 0755-26415802 top